Titelaufnahme

Titel
HDB3 Codierer/Decodierer in FPGA
Weitere Titel
HDB3 encoder/decoder in FPGA
VerfasserAtaie, Mohammed Amin
Betreuer / BetreuerinWalzer, Johann ; Halter, Christian
Erschienen2015
Datum der AbgabeJuni 2015
SpracheDeutsch
DokumenttypBachelorarbeit
Schlagwörter (DE)Codierer / Decodierer / HDB3 / Leitungscodierung / LFSR / Moore-Automat / PRSG / Schieberegister / Übertrager / Vergleicher / VHDL
Schlagwörter (EN)Encoder / Decoder / HDB3 / Line coding / LFSR / Moore machine / PRSG / Shift register / Transformer / Comparator / VHDL
Zugriffsbeschränkung
 _
Klassifikation
Zusammenfassung (Deutsch)

Diese Arbeit beschäftigt sich mit der Entwicklung von VHDL-Modulen, die einen seriellen Datenstrom nach dem Leitungscode HDB3 (High Density Bipolar) codieren und decodieren. In dieser Arbeit werden die folgenden VHDL-Module entwickelt:

• Pseudo Zufallsgenerator (PRSG)

• HDB3-Codierer

• HDB3-Decodierer

• Vergleicher

Ziel dieser Arbeit ist es, die pseudozufällig generierten Bit-Muster von dem Pseudo Random Signal Generator (PRSG) nach HDB3 zu codieren (HDB3-Codierer), über eine Zweidrahtleitung zu übertragen, die Decodierung durchzuführen und den korrekten Empfang zu überprüfen HDB3-Decodierer). Die Fehlerfreiheit wird über eine Zustandsanzeige (LED) im FPGA-Board (NEXYS II) signalisiert.

Die einzelnen Bauteile wie PRSG, HDB3-Endcoder/Decoder und Bit-Muster-Generator-Empfänger werden im FPGA-Board programmiert und mit den extern aufgebauten Übertragern, Eingangsschaltern und Ausgangsleuchtdioden verbunden.

Die Testläufe der Signalmessungen werden im Labor der FH Campus Wien durchgeführt und dokumentiert.

Zusammenfassung (Englisch)

This thesis deals with the development of VHDL modules that encode and decode a serial data stream to the line code HDB3 (High Density Bipolar). In this thesis the following VHDL modules are developed:

• Pseudo-Random Signal Generator (PRSG)

• HDB3 coder

• HDB3 decoder

• Comparator

The aim of this thesis, is to encode the pseudo-random bit sequence generated pattern of the PRSG according to HDB3 (HDB3 coder), to transmit via a twisted pair cable, to carry out the decoding (HDB3 decoder) and to check the correct reception. The accuracy is signalled via a status display (LED) in the FPGA board (NEXYS II).

The individual components, PRSG, HDB3 encoder / decoder and comparator, are programmed in the FPGA board and connected to the externally built transformers, input switches and output LEDs.

The test runs of signal measurements are carried out and documented in the laboratory of the FH Campus Wien.